1.熟练掌握了模拟 PLL 设计，包括系统设计，PFD、CP、VCO、DIV、deltasigma 以及 SSC 等关键模块设计；能够使用 matlab/verilogA 工具对 PLL 噪声特性进行准确建模；
2. 熟练掌握了 OPA、BG、LDO 等模拟模块的设计；掌握用于 DDR4 的 PLL 设计；
3. 熟练掌握了用于高速接口 TX 部分的 P2S、FFE、DRV、阻抗校准，占空比校准等关键模块设计；
4. 理解 JESD 204B TX 协议，能够根据协议要求设计模拟 PHY 电路，以及指导数字工程师完成数字协议设计；
5. 对 eARC 协议和 VBO 协议有一定的理解，能够指导团队完成相应模拟 PHY 电路设计；
6. 对 USB2.0 协议有一定的理解。